3nm 单片 102.4T 交换 ASIC，打造低功耗低延迟 AI 网络底座

Marvell近日详解了Teralynx T100——一款全新的3nm 102.4T数据中心交换ASIC，专为AI网络挑战从零开始设计。通过独特的设计和功能集，Teralynx T100在降低功耗和复杂性的同时，为AI训练和推理工作负载提供业界最低延迟，功耗较竞品方案降低25%。灵活的连接架构和512-radix设计最大程度减少了网络层级、设备和复杂性。

  Marvell副总裁Rajagopal Krishnaswamy撰文介绍了该芯片的核心特性。他指出，AI网络需要管理呈指数级增长的数据量，涉及快速扩展的端点数量和不断演进的拓扑结构，同时需要降低每比特成本和能耗。AI网络支出预计到2030年将达到813亿美元，是2025年水平的10倍以上。

  
Teralynx T100通过三大创新特性从根本上提升了AI网络的经济性和性能：

  单片设计
  与其他102.4T交换机不同，Teralynx T100采用单片硅设计而非多芯片架构。多芯片设计因信号需要在封装内的芯片间跳转而带来更高的延迟、误码率和功耗。在正常工作负载条件下，T100的延迟约为400纳秒，是该类别中最低延迟，甚至比51.2T的Marvell Teralynx 10交换机低20%。确定性延迟低于420纳秒。更低的延迟直接减少了作业完成时间，这是影响总拥有成本和投资回报率的关键因素。

  Teralynx T100在典型工作负载下功耗低于1000瓦，得益于其架构和单片设计，功耗较竞品方案降低25%。通过这些功耗节省，超大规模企业可在相同功耗预算内部署更多XPU。据估算，交换和网络组件约占机架总功耗的15-25%。根据劳伦斯伯克利国家实验室数据，仅美国Scale-Out数据中心网络到2028年预计将几乎翻倍至每年23太瓦时——相当于去年美国电动汽车和插电式混合动力汽车的合计耗电量。

  多种封装和连接选项
  Marvell为Teralynx T100提供不同的封装解决方案：

  球栅阵列封装主要面向当前主流架构——围绕高速交换机和基于PAM4的光模块构建的Scale-Out网络，以及通过相干ZR/ZR+模块连接地理分布式数据中心的scale-across网络。

  共封装铜缆将成为构建高效、经济Scale-Up网络的主流选择，可单机架部署。基于CPC的Teralynx交换机可与铜背板和飞线电缆组合，形成完整的高带宽铜缆解决方案，无需额外重定时器即可满足损耗和误码率要求。

  共封装光学则将使系统架构师能够构建包含数千个处理器和数TB共享内存的多机架Scale-Up系统。未来几年，连接将围绕实验展开，CPO、CPC和BGA将在数据中心共存。通过支持完整频谱，Teralynx T100使客户能够在简化验证和部署的同时优化网络设计。