硅基光电子 CPO 元件制造之曝光制程比较研究

研究背景与问题缘起:随着数据中心运算需求持续扩张，传统以电讯号为主的信息传输方式已面临物理瓶颈。讯号在铜导线中传输时产生的电阻损耗，会随频率提升而加剧，导致功耗增加、散热困难，最终限制了系统的整合密度。CPO（光电共封装）技术藉由将 ASIC、CPU 或 GPU 等电子芯片与光学元件整合于同一封装体内，大幅缩短电讯号传输距离，从而降低讯号损耗、改善电光转换效率，并实现比传统可插拔光模块更高的封装密度。

CPO 的实作形式主要有三种：Chiplet 整合、硅 Interposer 型 Assembly，以及有机基板型封装。在这三种架构中，硅基光电子技术均扮演核心角色。硅基光电子系统以绝缘层上硅（SOI）晶圆为基础，在硅薄膜中形成光波导结构，负责引导、分波、调变与侦测光讯号。波导几何形状直接决定光学性能，而提高通道数的需求则促使波导设计走向更复杂的形状——包括阶梯结构、锥形渐变宽度，以及桥接结构——远比单纯的直线图案复杂。

如何以高精度、低传输损耗且具成本效益的方式制造这些复杂图案，目前仍是尚未解决的制造课题，业界亦尚未形成统一的标准制程。Canon 光学产品事业部的研究团队针对此一课题，系统性地比较了三种半导体曝光方式——i-line 步进曝光机、KrF 扫描曝光机，以及奈米压印微影（NIL）——从图案质量与整体制造成本两个维度，提供选用精密图案化工具的参考依据。

02.关键质量指标：线边缘粗糙度
在深入比较各曝光方式之前，有必要明确说明硅基光电子制程中最具决定性的质量指标。一条步阶型硅光波导在 SOI 晶圆上的制作，历经四个步骤（如图 1 所示）：

步骤一（曝光与显影）：以目标线宽 d 将光阻图案曝光显影于 SOI 晶圆表面，形成条状残留光阻。步骤二（蚀刻硅层）：以光阻作为屏蔽，干蚀刻去除未被覆盖的硅层；此时从俯视角度可观察到，光阻边缘并非完美直线，而是沿纵向呈现统计性的横向变动 σ，此即所谓的「线边缘粗糙度」（LER，Line Edge Roughness）。步骤三（去除光阻）：剥除光阻后，硅条的侧壁粗糙度继承了光阻 LER 的特征。步骤四（沉积 SiO₂）：沉积二氧化硅作为包覆层，完成步阶型光波导结构，以 SiO₂ 为包层、硅为核心层。